LVDS信号发生器AG5119特征：

1. V-by-one 输出：

? 通道：1Lane、2Lane、4Lane、8Lane、16Lane

? Section： 1、2、4

? 位宽：8bit、10bit

? 格式：JEIDA

2. LVDS 输出：

? 通道：单通道、双通道、四通道；

? Section： 1、2、4

? 位宽：6bit、8bit、10bit；

? 格式：JEIDA、VESA；

3. 控制输出：

? 通道：Dout1～Dout4、2D/3D、LR、BL_EN、DBL_EN、PWM

? 类型：逻辑电平 0～3.3V

4. ?？厥淙耄?

? 可设置三个键用于切换测试图与信号输出开关控制：“下一张”、“上一张”、“开关”，

? 三个键可通过学习设置

5. 测试图：

? 内置多 24 张测试图，参考附录 1

? 外置的测试图放在 SD 卡根目录下的“测试图”文件夹中，

? 每个模组参数多可以选择 32 张测试图

6. 上电、掉电时序控制

? 控制项目：LVDSVCC、BLVCC、LVDS 或 V-by-One 信号、控制输出

? 间隔时间：5mS~500mS，精度为 5mS

LVDS信号发生器AG5119配有一个上位机软件，用于编辑99组模组参数文件：

LVDS信号发生器AG5119是16 Lane V-by-one 信号发生器可产生多 16 Lane 10bit 的 V-by-one 图像信号和多四通道 10bit 的 LVDS 图像信号，可输出多 6 位特殊功能逻辑信号，可预存 99 个机种型号的参数信息，每个机种型号可播放 32 张测试图。